|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2011年05 期
| 標(biāo)題 |
| FPGA設(shè)計(jì)中跨時(shí)鐘域同步方法的研究(20 卷) |
| 英文標(biāo)題 |
| Research on synchronization of asynchronous clock in FPGA design |
| 摘要 |
| 跨時(shí)鐘域的同步問題是現(xiàn)場可編程門陣列（FPGA）設(shè)計(jì)中的一個(gè)難點(diǎn)，本文分析跨時(shí)鐘域所帶來的亞穩(wěn)態(tài)，提出FPGA設(shè)計(jì)中跨時(shí)鐘域的同步方法，重點(diǎn)介紹利用異步FIFO實(shí)現(xiàn)跨時(shí)鐘域的同步方法，并用Verilog HDL硬件描述語言設(shè)計(jì)該方案，驗(yàn)證該方法的正確性。 |
| 作者 |
| 新聞作者:唐輝艷1，李紹勝2 |
| 關(guān)鍵字 |
